Wann Sie einen Oszillator und wann einen integrierten Taktgeber einsetzen sollten

James Wilson *

Anbieter zum Thema

Wenn es um eine passende Timing-Lösung für ein Hardwareprojekt geht, steht man vor der Qual der Wahl: Quarz und Oszillator oder integrierter Taktgeber – was eignet sich besser?

Herausforderung Rechenzentrum: die Wahl der richtigen Takt- und Timing-Bauelemente ist entscheidend.
Herausforderung Rechenzentrum: die Wahl der richtigen Takt- und Timing-Bauelemente ist entscheidend.
(Bild: Silicon Labs)

Hardware-Entwicklung ist nicht einfach. Mit der wachsenden Zahl zu unterstützender Standards und immer komplexeren, leistungsfähigeren Anwendungen, kämpfen Entwickler darum, das richtige Gleichgewicht zwischen der Vielzahl an Standards, Protokollen und Spezifikationen sowie einer schnelleren seriellen Datenübertragung herzustellen.

Herausforderungen in den Bereichen Funk-/Wireless-Infrastruktur, Netzwerktechnik, Rechenzentren, Rundfunk-Übertragung, Prüf- und Messtechnik sowie industrielle Automatisierung wirken sich auch auf die Wahl der Takt-/Timing-Bauelemente aus: Taktjitter beeinträchtigt die Bitfehlerrate bei der schnellen seriellen Datenübertragung, das Signal-Rausch-Verhältnis (SNR) sowie die effektive Anzahl von Bits bei der Datenwandlung. Angesichts der Bedeutung des Timings treffen einige Hardware-Entwickler bereits zu Beginn des Designs Taktentscheidungen, anstatt auf später zu warten.

Bildergalerie

Jedes Hardware-Design erfordert eine Art von Timing-Lösung. Abhängig von den Anforderungen können dies einfache Quarze und Oszillatoren oder höher integrierte Takt-ICs (Taktgeber) sein. Bei der Auswahl gibt es keine einheitliche Strategie. Eine häufige Frage ist, ob ein Oszillator oder ein Takt-IC zum Einsatz kommen soll? Jeder Ansatz weist Vor- und Nachteile auf. Eine weitere Frage ist, wie wählt man den richtigen Taktgeber für eine bestimmte Anwendung aus?

Zuerst sollten alle Taktanforderungen auf Systemebene nach der Anzahl der Takte, Frequenz und Signalformat aufgelistet werden (z.B. differentiell oder single-ended). Für die betriebskritische Taktung von Datenwandlern, Ethernet-Switches und PHYs sowie FPGA-Transceivern ist es wichtig, das Phasenrauschen oder die Jitter-Spezifikation jedes Taktes zu verstehen. Mit diesen Informationen lässt sich über eine einfache Checkliste der richtige Taktgeber für eine Anwendung ermitteln.

Wann kommt ein Oszillator zum Einsatz?

Die einfachste Takterzeugungsquelle ist ein Oszillator (XO), der einen einzelnen Ausgangstakt erzeugt. Ein XO ist dann von Vorteil, wenn das System nur ein oder zwei Taktreferenzen benötigt. Die Auswahlkriterien für XOs sollten auf der gewünschten Frequenz, dem Jitter-Budget des nachgeschalteten Bausteins und der ppm-Stabilität (parts per million) basieren. Sind der Platzbedarf und die Leistungsfähigkeit von Bedeutung, wird die Rauschunterdrückung des Netzteils zu einem wichtigen Kriterium. Herkömmliche Oszillatoren auf Quarzbasis erfordern meist einen externen Low-Dropout-Regler (LDO), um eine saubere Versorgung und einen jitterarmen Takt zu gewährleisten.

In Anwendungen mit Schaltnetzteilen ist es von Vorteil, PLL-basierte Oszillatoren zu verwenden, die eine integrierte Strom-/Spannungsaufbereitung bieten – damit erübrigt sich der diskrete LDO-Regler. Eine weitere Überlegung ist das Leiterplattenlayout. In einigen Designs ist es vorzuziehen, alle Takte lokal neben dem nachgeschalteten SoC/FPGA/ASIC/PHY zu erzeugen. Dies optimiert die Übertragungsleitung und die Signalintegrität und erübrigt, Takte über eine dicht bestückte Platine zu leiten.

Nicht zu vergessen sind die Vorlaufzeiten. Die Lieferzeit für herkömmliche kundenspezifische Frequenzoszillatoren kann bis zu 14 Wochen oder länger betragen. Ein weiterer Vorteil PLL-basierter Oszillatoren ist, dass sie mit deutlich kürzeren Lieferzeiten (eine Woche oder weniger) erhältlich sind.

Wann kommt ein Takt-IC zum Einsatz?

Als Faustregel gilt, dass ein Takt-IC einem Oszillator vorzuziehen ist, wenn die Anwendung drei oder mehr Taktreferenzen benötigt und sich die Target-ICs alle auf derselben Leiterplatte befinden. Ein einfacher Takt-Fanout-Puffer kann zum Einsatz kommen, wenn alle erforderlichen Takte die gleiche Frequenz und das gleiche Signalformat aufweisen (Single-Ended oder Differentiell). Ein PLL-basierter Taktgenerator sollte verwendet werden, wenn die Anwendung mehrere Frequenzen und/oder Signalformate erfordert. In vielen FPGA/ASIC-Anwendungen verfügt der Takt-IC über mehrere Zeitbereiche für den Datenpfad, die Steuerebene und den Speicher-Controller. Diese Anwendungen eignen sich hervorragend für einen Taktgenerator.

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung.

Aufklappen für Details zu Ihrer Einwilligung

Die meisten Taktgeber sind freilaufend, wobei die interne PLL und die zugehörigen Ausgangstakte mit einem Quarz oder XO-Eingang synchronisiert werden. Beispiele für solche Anwendungen sind die Taktung von Prozessoren, Speicher-Controllern, SoCs und Peripherie (z.B. PCI Express, USB). Einige Anwendungen erfordern eine synchrone Taktung, um sicherzustellen, dass Quelle und Ziel mit der gleichen Frequenz arbeiten. Für synchrone Anwendungen wird ein Jitterdämpfungstakt empfohlen, um einen festen Bezug zum Referenztakt herzustellen; den Jitter auf dem Taktsignal zu dämpfen, um unerwünschtes Rauschen zu entfernen sowie dem nachfolgenden Schaltkreis einen jitterarmen Ausgangstakt zur Verfügung zu stellen. Die Jitterfilterfunktion wird über eine schmalbandige PLL innerhalb des Takt-ICs realisiert. Diese Jitterreiniger werden häufig in leitungsgebundenen und drahtlosen Infrastrukturanwendungen sowie bei der Rundfunk-Übertragung eingesetzt, bei der mehrere Kameras und Videoquellen zum Einsatz kommen, die in einem Fernsehstudio ordnungsgemäß synchronisiert bleiben sollen.

Die Verwendung eines integrierten Taktgebers anstelle mehrerer Quarzoszillatoren hat verschiedene Vorteile. Das Design vereinfacht sich, da mehrere potenzielle Fehlerstellen im System durch einen einzigen IC ersetzt werden, womit sich auch die Zuverlässigkeit auf Leiterplattenebene insgesamt erhöht. Darüber hinaus ergeben sich Kostenvorteile beim Austausch mehrerer Bauteile durch einen einzigen IC. Einige Kompromisse sind dabei jedoch zu berücksichtigen. Ein zentraler Taktgeber, der die gesamte Takterzeugung durchführt, erfordert weiterhin, dass alle Signale über die Leiterplatte geroutet und verteilt werden. Best Practices zur Optimierung der Signalintegrität sollten zum Einsatz kommen, z.B. das differentielle Routing von Takten, um die Gleichtaktunterdrückung differentieller Takte zu nutzen. Eine weitere Überlegung ist das Multi-Sourcing, also der Bezug der Bauteile von mehreren Anbietern. XOs sind in branchenüblichen Gehäusen und Pinbelegungen erhältlich, während Takt-ICs oft aus einer Hand stammen. Wenn Multi-Sourcing ein Problem darstellt, wird daher eine XO-basierte Lösung empfohlen.

Es stehen leistungsfähige Takt-ICs zur Verfügung, die den Austausch von XOs vereinfachen, indem sie eine beliebige Kombination aus ganzzahligen Takten (Integer Clock) und Bruchteilen eines Taktes (Fractional Clock) bereitstellen. Beim Design ist darauf zu achten, dass eine sorgfältige Überprüfung der Fractional-Clock-Jitter-Performance jedes Bausteins erfolgt. Einige Lösungen leiden unter stark variierendem Fractional-Clock-Jitter, wodurch das Risiko besteht, dass der Takt-IC bei leistungsabhängigen Anwendungen nicht genügend Spielraum für das Jitterdesign bietet. Man bleibt auf der sicheren Seite, wenn man den Anbieter seiner Takt-ICs bittet, eine Jittermessung für leistungskritische Takte bereitzustellen, um sicherzustellen, dass die Bausteine die Anwendungsanforderungen erfüllen. Alle Ausgangstakte sollten so konfiguriert sein, dass die Jittermessung das Übersprechen zwischen den Ausgangstakten berücksichtigt.

Eine weitere Designüberlegung ist die Streuspektrum-Taktung (SSC; Spread Spectrum Clocking), eine gängige Technik, um elektromagnetische Störungen (EMI) in Rechnern und industriellen Anwendungen zu reduzieren. Erfordert die Anwendung einen Mix aus SSC- und Nicht-SSC-Takten, sollte man jedes Datenblatt eines Takt-ICs sorgfältig überprüfen. Damit wird sichergestellt, dass der Taktgeber gleichzeitig SSC- als auch Rechteckwellen-Takte erzeugen kann.

Integrierte Taktgeber bieten weitere Vorteile, die in einigen Anwendungen nützlich sind. So lässt sich die Frequenz jedes Ausgangstakts bei einigen Takt-ICs ändern, was das Testen des Frequenzbereichs während der Designverifizierung vereinfacht. Die Phase jedes Ausgangstakts lässt sich bei einigen Takt-ICs auf ähnliche Weise ändern, was es einfach macht, Taktausgangsflanken anzuordnen und Abweichungen in der Leiterbahnlänge zwischen Taktsignalen auf Leiterplattenebene zu kompensieren. Diese Funktionen sind nicht immer erforderlich, bieten jedoch die Gewissheit, dass sie unterstützt werden, falls sie zur Designoptimierung benötigt werden.

Tabelle: die Auswahlkriterien, die bei den Taktentscheidungen für ein Design berücksichtigt werden sollten.
Tabelle: die Auswahlkriterien, die bei den Taktentscheidungen für ein Design berücksichtigt werden sollten.
(Bild: Silicon Labs)

Die Tabelle fasst die Auswahlkriterien zusammen, die bei den Taktentscheidungen für ein Design berücksichtigt werden sollten.

Die Auswahl des richtigen Takt-ICs oder Oszillators für ein Design lässt sich erheblich vereinfachen, wenn die in der Tabelle aufgeführten Richtlinien befolgt werden. Silicon Labs bietet eine breite Palette jitterdämpfender Takt-ICs, Taktgeneratoren, Taktpuffer, XOs und VCXOs, um eine Vielzahl von Timing-Anforderungen zu erfüllen.

Weitere Informationen bei Silicon Labs

* James Wilson ist General Manager Timing Products, Silicon Laboratories Inc. in Austin Texas.

(ID:46007838)