Monte-Carlo-Sampling – Die hohe Kunst der Schaltungsentwicklung

Entwickler von Analog-und Mixed-Signal-Bausteinen benötigen Werkzeuge, mit denen sich Prozess-Schwankungen analysieren lassen. Wir stellen eine verbesserte Monte-Carlo-Analyse vor.

Zu den größten Herausforderungen für Entwickler von Analog- und Mixed-Signal-Chips gehörten bisher, die Auswirkungen der Prozess-Schwankungen auf das Design zu berücksichtigen. Der Ingenieur muss diese Prozess-Schwankungen minimieren, da sie einen direkten Einfluss auf die Ausbeute und Kosten eines Bauteils haben.

Nach dem Gesetz von Pelgrom [1] verringert sich die Streuung der Bausteinparameter durch Prozessschwankungen mit der Quadratwurzel der Bauteilfläche (siehe Anmerkung 1). Um zum Beispiel die Standardabweichung der Offset-Spannung von 6 auf 3 mV zu reduzieren, müssen die Transistoren viermal größer werden.

Durch die Vergrößerung der Transistoren steigen auch die Chip-Kosten, da diese proportional zur Chip- (und Transistor-) Fläche sind. Neben höheren Kosten kann eine größere Bauteilfläche auch eine schlechtere Leistungsfähigkeit zur Folge haben, da größere Bauteile auch höhere parasitäre Kapazitäten und Widerstände aufweisen. Damit die Leistungsfähigkeit bei größeren parasitären Kapazitäten beibehalten werden kann, muss man die Leistungsaufnahme erhöhen.

Um ein Produkt für eine Anwendung zu optimieren, d.h., um die Zielkosten bei ausreichender Leistungsfähigkeit einzuhalten, benötigen Analog- und Mixed-Signal-Entwickler entsprechende Tools, mit denen sie die Auswirkungen der Prozessschwankungen auf ihr Design analysieren können.

Ein anderer Ansatz besteht darin sich zu erinnern, dass analoge Schaltungen nicht so schnell verkleinert werden konnten wie Digitalschaltungen. Um das gleiche Leistungsniveau beizubehalten, wurde von einer Prozess-Generation zur nächsten bisher in etwa immer die gleiche Fläche benötigt. Während sich die Dichte von Digitalschaltungen bislang etwa alle achtzehn Monate verdoppelte, konnten analogen Schaltkreise nicht auf die gleiche Weise verkleinert werden.

Wenn ein A/D-Wandler rund 20% der Chip-Fläche bei 180 nm erforderte, waren zwei Prozess-Generationen später bei der 90-nm-Prozess-Technologie, die vom A/D-Wandler und der Digitalschaltung benötigte Chip-Fläche etwa gleich groß. Nach zwei weiteren Prozess-Generationen bei 45 nm erforderte der A/D-Wandler die vierfache Fläche der digitalen Blöcke (siehe Anmerkung 2).

Dieses Beispiel ist zwar etwas übertrieben, entscheidend ist jedoch das Grundprinzip, dass die Prozess-Schwankungen einen wichtigen Design-Aspekt für das analoge Design darstellen.

Der Einfluss von parasitären Elementen auf den Prozess

Bisher konzentrierte sich das Design auf Block-Ebene auf Parasitic Closures, d.h. die Verifikation, dass die Schaltung der Spezifikation entspricht, und zwar nachdem das Layout abgeschlossen und die parasitären Elemente im Layout mit Hilfe einer Simulation berücksichtigt wurden. Die Konzentration auf Parasitic Closure bedeutet, dass es dabei nur eine eingeschränkte Unterstützung im Hinblick auf die Analyse der Auswirkungen der Prozess-Schwankungen auf die Schaltung gibt.

Während der Design-Phase kann der Entwickler mit einer Empfindlichkeitsanalyse die Auswirkung von Prozessparameter-Schwankungen auf die Leistungsfähigkeit quantitativ analysieren.

Während der Verifikation überprüft der Entwickler mit einer Corner- oder Monte-Carlo-Analyse die Eigenschaften der Bauteile sowie die Umgebungs- und Betriebsbedingungen. In der Vergangenheit waren diese Analyse-Tools ausreichend, weil ein erfahrener Entwickler bereits die Schaltungsarchitektur, deren Leistungsfähigkeit und deren Einschränkungen verstand. Somit konnte die angestrebte Leistungsfähigkeit durch eine Überdimensionierung der Schaltung sichergestellt werden.

Jedoch haben mit jeder Verkleinerung der Strukturgrößen die Einflüsse von Prozessschwankungen zugenommen und durch die Marktanforderungen haben die Entwickler immer weniger Spielraum, ihre Designs dahingehend abzusichern.