Diese Vorteile bietet ein A/D-Wandler mit 10 Bit

Der Fast-A/D-Wandler bietet die Möglichkeit, die Auflösung eines Oszilloskops rein mit Hardware zu erhöhen. Die Wandler arbeiten schnell. Ein Blick auf die Details.

Um hohe Abtastraten zu erzielen, werden sogenannte Fast-AD-Wandler genutzt. In diesen Wandler gibt es für jede Amplitudenstufe einen eigenen Komparator. Das sind bei einem 8-Bit-A/D-Wandler 256 Stück. Durch diesen Kniff arbeiten diese Wandler extrem schnell, da in nur einem Schritt die Signale A/D-gewandelt werden.

Möchte man bei dieser Art Wandler die Auflösung auf neun Bit erhöhen, so benötigt man 512 bzw. für einen 10-Bit-Wandler = 1024 Komparatoren.

Bildergalerie

Es gibt heute schon höher auflösenden A/D-Wandler mit einer Auflösung von 12 Bit. Dazu gehören die Scopes der Serien HDO4000, HDO6000 oder HDO8000/MDA800. Die in den Messgeräten verbauten A/D-Wandler haben einen komplexeren Aufbau und wandeln das Signal in mehreren Schritten, was leider die maximale Abtastrate begrenzt. Führend bei dieser Art von A/D-Wandlern ist die Teledyne Tochter Teledyne SP-Devices, die erst vor kurzem eine A/D-Wandler-Karte mit einer Auflösung von 14 Bit und eine Abtastrate von 10 GS/s vorgestellt hat.

Vorteile von Fast-A/D-Wandlern

Trotz der Fortschritte, die Abtastrate bei den hochauflösenden A/D-Wandlern zu erhöhen, reichen diese noch bei weitem nicht an die Geschwindigkeiten heran, welche die Fast-AD-Wandler leisten können. Spitzenreiter bei den Anwendungen von Oszilloskopen ist Teledyne LeCroy mit der LabMaster-Serie, die eine Abtastrate von bis zu 240 GS/s erreicht. Der Oszilloskop-Spezialist hat in der im Herbst 2016 vorgestellten Serie HDO9000 erstmals ein Verfahren vorgestellt, mit der sich die Auflösung bei klassischen Fast-AD-Wandlern erhöhen lässt.

In dieser Serie können die A/D-Wandler zum ersten Mal sowohl im Zeitbereich als auch in im Amplitudenbereich zusammengelegt werden. So lässt sich die Amplitudenauflöung bei voller Abtastrate mit bis zu 10 Bit erhöhen. Der eingesetzte A/D-Wandler-Chip verfügt intern über acht unabhängige A/D-Wandler, die mit 5 GS/s abtasten. Im klassischen Betrieb werden diese im sogenannten Zeitinterleavedverfahren betrieben. Dabei tasten die acht AD-Wandler das Signal definiert gegeneinander zeitversetzt ab.

Zwei Wandler für die doppelte Abtastrate

Für die doppelte Abtastrate von 10 GS/s werden zwei Wandler abwechselnd genutzt. Das bedeutet, dass zuerst Wandler eins abtastet und 100 ps später dann Wandler zwei. Somit wird nur jeder zweite Abtastpunkt vom gleichen Wandler abgetastet. Bei der maximalen Abtastrate von 40 GS/s werden dann alle acht Wandler im Chip im sogenannten zeitinterleaved Modus genutzt und tasten nacheinander um jeweils 25 ps versetzt das Signal ab.

Ändert man die Konfiguration und schaltet zwei Wandler so zusammen, dass Wandler eins und Wandler zwei einen Amplitudenoffset von ½ Bit haben und tastet das Signal innerhalb der Zeit, die der Sample-and-Hold das Signal festhält, mit beiden Wandlern ab, so erhält man zwei 8-Bit-Werte: Da beide 8-Bit-Werte um ein ½ Bit verschoben sind, kann daraus ein Datenpunkt mit 512 Digitalisierungsstufen berechnet werden. Verwendet man vier Wandler mit je einem Offset von einem Viertel, so erhält man 1024 Digitalisierungsstufen. Das entspricht einer physikalischen Auflösung von 10 Bit.

(ID:44801821)