Die Spannung an der Isolationsbarriere

Während einer transienten Störgröße an den Schnittstellen-Pins schalten die TVS-Bausteine ein, sodass an ihnen eine relativ geringe Spannung abfällt. Demzufolge liegt die gesamte Leerlaufspannung der Störgröße an der Isolationsbarriere. Zum Beispiel führt ein ESD-Impuls von 8 kV an den Interface-Pins zu einer Belastung der Isolationsbarriere zwischen ISO GND und PE mit eben diesen 8 kV.

Bildergalerie

Bildergalerie mit 6 Bildern

Reduzieren lässt sich diese Spannungsbelastung der Isolationsbarriere mit zusätzlichen, sicherheitszertifizierten Kondensatoren als zusätzliche Bauteile parallel zur Isolationsbarriere, da hierdurch der effektive Wert von C_ISO vergrößert wird. Kurzzeitige ESD- und EFT-Impulse lassen sich einfacher filtern als eine Stoßspannung.

Die Simulationsergebnisse in Bild 3a geben das Filtern eines ESD-Impulses von 8 kV auf unter 5 kV wieder, wenn C_ISO einen Wert von 100 pF hat. Bild 3b veranschaulicht, wie sich ein EFT-Impuls von 4 kV mit C_ISO = 1 nF auf weniger als 2 kV verringern lässt.

ESD-Impulse von 8 kV und EFT-Impulse von 4 kV an der Isolation

Nur wenige heute auf dem Markt verfügbare Isolationstechnologien – darunter auch die verstärkten Isolatoren von Texas Instruments – werden mit ESD-Impulsen von 8 kV und EFT-Phänomenen von 4 kV an der Isolationsbarriere fertig. Andere Lösungen würden einen zusätzlichen sicherheitszertifizierten Kondensator benötigen, um die Belastung der Barriere auf ein akzeptables Niveau zu senken.

Ein weiterer sicherheitszertifizierter Kondensator hat neben dem klaren Nachteil der erhöhten Systemkosten noch weitere ungünstige Aspekte, die im nächsten Abschnitt zur Sprache kommen.

Stoßspannungs-Impulse sind breiter und lassen sich deshalb mit sinnvollen C_ISO-Werten schwieriger filtern. Hinzu kommt, dass die meisten Isolationsbarrieren die in industriellen Systemen verlangten Stoßspannungen von 1 kV bis 2 kV durchaus verkraften, sodass hier keine weiteren Filtermaßnahmen erforderlich sind.

In [2] und [3] sind die Isolations-Spezifikationen und die Beständigkeit der verstärkten Isolatoren von TI gegen transiente Spannungen beschrieben.

Der Stromfluss in Transientenschutzbausteinen

In dem isolierten System aus Bild 2 wird der Stromkreis für ein Transienten-Ereignis am Interface-Pin durch C_ISO geschlossen. Wenn man beim Design auf einen geringen C_ISO-Wert achtet, kann diese Kapazität dem Transienten-Ereignis eine beträchtliche Impedanz entgegenstellen und den maximalen Strom, der durch die Transientenschutzbausteine fließt, drastisch reduzieren. Langsamere Transienten wie etwa Stoßspannungen werden sogar mit einer noch höheren Impedanz konfrontiert.

Bild 4 macht deutlich, dass der maximale Strom durch die Schutzbausteine bei einem EFT-Ereignis bei C_ISO = 10 pF von 20 A bei einem nicht isolierten System auf 1,8 A bei einem isolierten System fällt, was einer Reduzierung um den Faktor 10 entspricht. Die Dauer des Stroms verringert sich sogar auf weniger als ein Zehntel, nämlich von 100 ns auf unter 10 ns.

Ähnlich ist es bei Stoßspannungen. Wie Bild 5 zeigt, geht der maximale Strom hier um einen Faktor von mehr als 40 zurück, während die Dauer des Stroms sogar auf weniger als ein Hundertstel sinkt.

Diese Reduzierung der Amplitude und Breite der Impulse entschärft die Anforderungen an die externen TVS-Bausteine, was die maximalen Strom- und Leistungswerte angeht, sodass diese kleiner und kostengünstiger werden. Die Spitzenleistung bei Stoßspannungs-Ereignissen geht von einigen Kilowatt auf den zweistelligen Milliwattbereich zurück, was eine sehr spürbare Verringerung darstellt.

Bei einem hinreichend niedrigen C_ISO-Wert und mit einem sinnvollen chipintegrierten Transientenschutz an den Transceivern kann sogar völlig auf externe Schutzmaßnahmen gegen transiente Störgrößen verzichtet werden.

A-Kriterium für EFT- und Stoßspannungs-Ereignisse

Wie bereits angesprochen, geht das Signal an den Interface-Pins für die gesamte Dauer eines transienten Ereignisses unter. Diese Zeitspanne beträgt etwa 100 ns bei einem EFT-Ereignis und 100 µs bei einer Stoßspannung. Die Notwendigkeit, die daraus folgenden fehlerhaften Impulse im Kommunikationskanal auszufiltern, sorgt für Mehrkosten, erhöht die Latenz und verringert den Datendurchsatz.

Da der Strom durch die Transientenschutzbausteine in einem isolierten System von wesentlich kürzerer Dauer ist, sind auch die entstehenden Fehlerimpulse deutlich schmäler. Wie Bild 6 zeigt, dauern die Gleichtaktspannungs-Ausschläge an einem Transceiver oder einer I/O-Schaltung mit einer Gleichtaktimpedanz von 25 Ω möglicherweise nur 6 ns bei einem EFT-Ereignis bzw. 2 µs im Fall einer Stoßspannung. Derart kurze Fehlerimpulse lassen sich einfacher und ohne großen Einfluss auf den Durchsatz ausfiltern.

Die Spannungsausschläge beschränken sich auf wenige Volt, sodass der Transceiver unter Umständen auch ohne jede Filterung normal funktioniert. Dank der Isolation können Systeme also das A-Kriterium erfüllen, ohne dass Einbußen in Sachen Durchsatz oder Latenz in Kauf genommen werden müssen.

Tabelle 1 fasst die Verringerung der Stromspitzen und der Dauer der Spitzen mithilfe der Isolation zusammen, die den Aufwand an Transientenschutzmaßnahmen verringert oder ganz eliminiert. Unter anderem lässt sich die Leistungsspitze bei einem Stoßspannungs-Ereignis von 1,2 kW auf 10 mW reduzieren, und die verringerten Gleichtaktspannungs-Ausschläge bei transienten Ereignissen ermöglichen eine einfache Erfüllung des A-Kriteriums.

Fazit: Störfestigkeit in isolierten und nicht isolierten Systemen

Für das Erzielen guter EMV-Eigenschaften gelten in isolierten und nicht isolierten Systemen unterschiedliche Erwägungen. Die bei ESD-, EFT- und Stoßspannungs-Tests angelegten Leerlaufspannungen können sich als Spannungsbelastung an der Isolationsbarriere äußern, und die im System verwendeten Isolatoren müssen diese schnellen Hochspannungs-Transienten verkraften können.

Der Stromkreis für eine Transiente an den Interface-Pins eines isolierten Systems wird durch die Gesamtkapazität der Isolationsbarriere geschlossen. Indem man durch sorgfältiges Design darauf hinwirkt, dass diese Kapazität gering bleibt, lässt sich dem transienten Ereignis eine erhebliche Impedanz entgegenstellen, um den Spitzenstrom, der in den Transientenschutzbausteinen fließt, drastisch zu reduzieren. Hierdurch müssen diese Bausteine nicht für höhere Leistungen ausgelegt sein, was wiederum die Systemkosten senkt.

Durch die Isolation reduziert sich auch die Dauer, für die die Schutzbausteine die I/O-Pins klemmen müssen, um eine ganze Größenordnung. Die Folge hiervon ist, dass die Breite der Fehlerimpulse auf dem Kommunikationskanal während der EMV-Prüfungen abnimmt, sodass die Systeme das A-Kriterium wesentlich leichter erfüllen als nicht isolierte Systeme.

Wozu Temperatursensoren mit integriertem EEPROM gut sind

Predictive Maintenance

Smarte Sensoren für Condition Monitoring

Literatur

[1] T. Kugelstadt: „Protecting RS-485 Interfaces Against Lethal Electrical Transients”, Application Note (SLLA292A), March 2011.

[2] A. Kamath and K. Soundarapandian: „High-voltage reinforced isolation: Definitions and test methodologies”, White Paper (SLYY063), Nov. 2014.

[3] S. Valavan: „Understanding electromagnetic compliance tests in digital isolators”, White Paper (SLYY064), Nov. 2014.

* Anant Kamath arbeitet als Systemingenieur für Isolationsprodukte bei Texas Instruments in Dallas, U.S. A.

(ID:45299697)