Simultan abtastende SAR-A/D-Wandler Die Vorteile der On-Chip-Kalibrierung bei SAR-ADCs (Teil 2)

In Teil 1 des Beitrags habe ich analysiert, wie sich vorgeschaltete Widerstände auf A/D-Wandler mit Widerstandseingang auswirken und sich Verstärkungsfehler minimieren lassen. In Teil 2 beschreibe ich die Ergebnisse der Prüfstandstests.

Durch die On-Chip-Verstärkungskalibrierung lässt sich eine hohe Genauigkeit bei simultan abtastenden SAR-A/D-Wandlern erzielen (siehe Teil 1 des Beitrags). Durch die On-Chip-Kalibrierung sind Systemfehler von weniger als 0,05% über einen großen Bereich von eingangsseitigen Widerstandswerten erreichbar, ohne dass eine externe Kalibrierung durchgeführt werden muss. Es muss lediglich in ein einziges Register pro Kanal geschrieben werden.

Bench-Verifikation: Einfluss der Eingangsimpedanz

Wie aus der theoretischen Analyse in Teil 1 zu erwarten war, zeigen die Prüfstandsdaten in Bild 6 und 7, dass eine fünffach höhere Eingangsimpedanz R_IN den Einfluss von R_FILTER auf den Systemverstärkungsfehler um etwa das Fünffache verringert. So würde beispielsweise ein Widerstand mit 20 kΩ vor dem AD7606 (R_IN = 1 MΩ) einen Fehler von etwa 1% verursachen, während der gleiche Widerstand vor dem AD7606B (R_IN = 5 MΩ) zu einem Fehler von etwa 0,2% führen würde.

Bildergalerie

Bildergalerie mit 5 Bildern

Eine deutliche Verbesserung lässt sich mit aktivierter On-Chip-Verstärkungskalibrierung erreichen. Eine Messung ist nicht erforderlich. Es genügt, den Wert von R_FILTER auf das nächste Vielfache von 1.024 Ω aufzurunden. So verringert sich der Fehler auf weniger als 0,01% (Bild 6). Man beachte, dass es sich bei diesem Fehler um den gesamten unbereinigten Fehler (TUE) der Verstärkung ohne Einbeziehung aller weiteren Fehlerquellen handelt. Der TUE gilt unter folgenden Annahmen:

• Referenz und Referenzpuffer werden als ideal angenommen. Abweichungen von der 2,5-V-Referenz oder dem 4,4-V-Referenzpufferausgang werden nicht beseitigt.

• Der Widerstand wird trotz seiner Toleranz von 1% bei dem angegebenen Wert als ideal angenommen. Abweichungen vom erwarteten Widerstandswert werden nicht beseitigt.

• Der Offset-Fehler wird nicht aus der Messung genommen – weder der Offset-Fehler des AD7606x noch die Fehlanpassung zwischen den Frontend-Widerständen.

Die Eingangsimpedanz der Bausteine AD7606C-16 und AD7606C-18 beträgt im Gegensatz zu den Bauteilen AD7606B und AD7606 typischerweise 1,2 MΩ. Diese Merkmale der Bausteinfamilie ermöglichen dank der niedrigeren Eingangsimpedanz ein geringeres Rauschen und einen größeren Signal/Rausch-Abstand (SNR).

Andererseits weisen sie einen ähnlichen Systemverstärkungsfehler auf, wenn ein Widerstand vor die analogen Eingänge geschaltet wird. Durch Aktivierung der internen Verstärkungskalibrierung kann der Fehler weiter auf weniger als 0,03% reduziert werden.

Eingangswiderstand und Verstärkungsfehler

Zusammenfassend lässt sich sagen, dass sowohl der durch einen externen Eingangswiderstand R_FILTER verursachte Verstärkungsfehler als auch die Genauigkeit der integrierten Kalibrierungsfunktion von der Eingangsimpedanz R_IN abhängen, welche bei jedem Bauteil bekannt ist. Für alle drei Bausteintypen vergrößert sich der Verstärkungsfehler linear mit R_FILTER, wenn keine Kalibrierung durchgeführt wird. Tabelle 2 zeigt einen Vergleich für je drei Werte von R_FILTER und dass der Verstärkungsfehler unabhängig von einem solchen Widerstandswert weiterhin flach verläuft.

Die gemessenen Daten können nun mit den theoretischen Daten verglichen werden. Als Beispiel zeigt Bild 8 in derselben Grafik den Gesamtfehler des AD7606C-16 als Funktion von R_FILTER bei aktivierter On-Chip-Kalibrierung sowie den in der theoretischen Analyse berechneten Fehler im ungünstigsten Fall. Obwohl die im Test ermittelten Fehler tatsächlich den gesamten unbereinigten Fehler darstellen – da keine Offset- oder Linearitätsfehler beseitigt werden – sind sie immer noch niedriger als die theoretischen Werte.

Dies weist erstens darauf hin, dass der Verstärkungsfehler die Hauptursache für den gesamten unbereinigten Fehler des Bauteils ist. Zweitens zeigt es, dass die tatsächlichen Widerstände, die sich vor dem A/D-Wandler mit Widerstandseingang befinden, im Rahmen der spezifizierten Toleranz von 1% liegen.

In jedem Fall wird der gesamte DC-Fehler unter ±0,1% Fullscale gehalten, was in vielen Anwendungen angestrebt wird. Dazu ist keine weitere Kalibrierung erforderlich. Es wird nur der Wert des vorgeschalteten Widerstands in den ADC geschrieben und zwar unabhängig von seinem Wert, solange er kleiner ist als 65 kΩ ±1%.

On-Chip-Kalibrierung versus Back-End-Kalibrierung (Testergebnisse)

Wie in der theoretischen Untersuchung beschrieben, könnte ein einfacher Kalibrierungskoeffizient auf der Controller-Seite (MCU, FPGA, DSP) implementiert werden. Dies hat jedoch zwei große Nachteile. So sind erstens zusätzliche Controller-Ressourcen erforderlich und zweitens entsteht ein Zusatzfehler durch die unbekannten Schwankungen der Eingangsimpedanz von Baustein zu Baustein.

Um die Vorteile der On-Chip- gegenüber einer Backend-Kalibrierung zu demonstrieren, wurden Messungen an mehreren AD7606C-18-Chips durchgeführt. Die Prüflinge (UUT) sind in Bild 9 mit 1 bis 4 nummeriert. Die Messungen erfolgten unter der Annahme, dass die Eingangsimpedanz immer dem Wert von R_IN = 1,2 MΩ entspricht.

• UUT Nummer 1 (Bild 9a) erledigt die Kalibrierung recht gut, vergleichbar mit der On-Chip-Kalibrierung. Das bedeutet, dass die tatsächliche Eingangsimpedanz RIN sehr nahe am typischen Wert liegt.

• UUT Nummer 2 bis Nummer 4 zeigen eine gewisse Abweichung. In diesen Fällen fällt die tatsächliche Eingangsimpedanz R_IN etwas höher aus als der angegebene typische Wert.

• Die On-Chip-Kalibrierung, die in allen vier Diagrammen dunkelblau dargestellt ist, hält den Gesamtfehler über alle Bauteile und Werte von R_FILTER hinweg unter 0,03%.

Wenn Sie einen Kalibrierungskoeffizienten im Backend-Controller nutzen, bleibt die tatsächliche Eingangsimpedanz des PGA unberücksichtigt, was zu Nachkalibrierfehlern aufgrund von Abweichungen zwischen den einzelnen Bausteinen führt.

Bei der On-Chip-Kalibrierung wird die Eingangsimpedanz jedoch intern gemessen, so dass unabhängig von dem davor platzierten Widerstand R_FILTER und der tatsächlichen Impedanz von R_IN bessere Kalibrierergebnisse erzielt werden. Der geringere Nachkalibrierungsfehler – zusammen mit dem Vorteil, dass nicht mehr jeder einzelne ADC-Datenpunkt im Controller nachbearbeitet werden muss – führt zu einem effizienteren, einfacher zu handhabbaren und genaueren Systemdesign.

Fazit: Simultan abtastende A/D-Wandler mit Widerstandseingang bilden eine Komplettlösung mit allen Blöcken der Signalkette auf dem Chip. Sie bieten hervorragende AC- und DC-Leistungsdaten, sind einfach zu handhaben und ermöglichen eine direkte Anbindung von Sensoren. Wie bei einigen Anwendungen festgestellt, sind externe Widerstände vor dem Analogeingang erforderlich. Die externen Widerstände führen zu Fehlern der Systemgenauigkeit, was eine längere Markteinführungszeit und zusätzliche Kalibrierungskosten verursachen kann.

Analog Devices begegnet dieser Problematik mit der ADC-Familie AD7606B mit Widerstandseingang. Die ADCs bieten sowohl eine größere Eingangsimpedanz als auch On-Chip-Kalibrierungsfunktionen, wodurch der durch externe Widerstände verursachte Fehler auf ein Minimum sinkt. (kr)

Simultan abtastende SAR-A/D-Wandler

Die Vorteile der On-Chip-Kalibrierung bei SAR-ADCs

Literatur

[1] Eamonn J. Byrne., U.S. Patent 10,312,930: ADC Digital Gain Error Compensation. Analog Devices Technology Unlimited Company, Juni 2019.

* Lluis Beltran Gil ist Product Applications Engineer bei Analog Devices in Valencia, Spanien.

(ID:49827013)