Suchen

Analogsignale aufgedröselt Welche Auswirkungen haben Taktsignale auf Präzisions-ADCs? (Teil 9)

| Autor / Redakteur: Bryan Lizon und Ryan Andrews * / Kristin Rinortner

Datenerfassungssysteme benötigen eine Referenz, d.h. einen Bezugspunkt. Das ist zum Einen eine Spannung, die mit dem analogen Eingangssignal verglichen wird, um einen Ausgangscode zu generieren. Sie brauchen jedoch noch einen weiteren Bezugspunkt, der nichts mit Spannungen zu tun hat.

Firma zum Thema

A/D-Wandler: Das Taktsignal in einem ADC ist zwar digital, aber es beeinflusst die analogen Eigenschaften von Präzisions-Datenerfassungssystemen trotzdem.
A/D-Wandler: Das Taktsignal in einem ADC ist zwar digital, aber es beeinflusst die analogen Eigenschaften von Präzisions-Datenerfassungssystemen trotzdem.
(Bild: beholdereye – stock.adobe.com)

In einem Datenerfassungssystem stellen Taktsignale eine Zeitreferenz zur Verfügung, damit sämtliche Bauelemente synchron zueinander arbeiten können. Bei A/D-Wandlern sorgen präzise und stabile Taktsignale dafür, dass das Absenden von Befehlen vom Host an den A/D-Wandler sowie der Empfang von Befehlen des Hosts durch den A/D-Wandler in der richtigen Reihenfolge und unverfälscht erfolgt.

Noch wichtiger ist, dass das System-Taktsignal dem Anwender die Möglichkeit gibt, wann immer nötig die Eingangssignale abzutasten und Daten zu senden, damit das System insgesamt wie vorgesehen funktioniert.

Auch wenn man sich Takte als digitale Eingangssignale vorstellt, können sie die analogen Eigenschaften von Präzisions-Datenerfassungssystemen beeinflussen. Um genauer zu verstehen, welche Auswirkungen Taktsignale auf Präzisions-ADCs haben, sollen der Zusammenhang von Takt-Jitter, Takt-Intermodulation und vom Leiterplatten-Layout auf die Taktsignale betrachtet werden.

Der Einfluss des Takt-Jitters

Grundsätzlich würde man erwarten, dass die Abtastperiode eines A/D-Wandlers immer perfekt gleich lang ist. Aber in der Realität kommt es stets zu Abweichungen von diesem Ideal. Unter dem Takt-Jitter versteht man die Schwankungen der Taktflanken von einer Periode zur nächsten. Da alle A/D-Wandler die Taktflanken zur Bestimmung des Abtastzeitpunkt verwenden, führen Variationen dieser Flanken unweigerlich dazu, dass sich der Abtastzeitpunkt verschiebt. Diese Verschiebung wiederum resultiert in einer nicht-konstanten Abtastfrequenz, die sich als zusätzliche Rauschquelle im Umwandlungsergebnis niederschlägt.

Ähnlich wie die meisten anderen Rauschquellen, auf die ich in dieser Artikelserie bereits eingegangen bin, ist der Takt-Jitter stochastischer Natur mit einer Gauß-Verteilung. Folglich weist auch die Abtast-Unsicherheit eine Glockenkurve auf und verhält sich ähnlich wie thermisches Rauschen. Im Endeffekt äußert sich der Takt-Jitter hauptsächlich durch eine Anhebung des Grundrauschens des A/D-Wandlers und letztendlich des gesamten thermischen Rauschens der Signalkette.

Bild 1: Taktsignal mit jitterbedingter Schwankung der Taktflanken.
Bild 1: Taktsignal mit jitterbedingter Schwankung der Taktflanken.
(Bild: TI)

In Bild 1 wird sichtbar, welche Auswirkungen die durch Takt-Jitter verursachten Schwankungen der Abtastflanken bei einem sinusförmigen Eingangssignal haben.

Wie stark sich das thermische Rauschen erhöht, hängt von der Anstiegsrate des Eingangssignals und dem Ausmaß des Takt-Jitters der Taktquelle ab. Die theoretische Obergrenze des Signal-Rauschabstands (Signal-to-Noise Ratio, SNR) des A/D-Wandlers lässt sich mithilfe von Gleichung 1 berechnen:

SNRObergrenze = –20 × log10 (2 × π × fIN × tJITTER)
(Gleichung 1)

Darin ist fIN die Frequenz des Eingangssignals, während es sich bei tJITTER um die Jitter-Spezifikation der Taktquelle handelt. Man kann davon ausgehen, dass bei Signalen mit höheren Frequenzen die Anstiegsrate höher ist und die Beeinträchtigung des Signal-Rauschabstands durch den Takt-Jitter dementsprechend stärker ausfällt.

Ein entscheidender Vorteil des Oversamplings von Wandlern, wie zum Beispiel Delta-Sigma-ADCs ist, dass sich der ideale Signal-Rauschabstand erhöht, wenn man größere Oversampling-Verhältnisse anwendet. Durch das Oversampling erfolgt eine Mittelwertbildung mehrerer Umwandlungen über eine definierte Zeitspanne, wodurch sich einige der durch den Takt-Jitter bedingten Variationen des Abtastzeitpunkts gegenseitig aufheben.

Gleichung 2 quantifiziert die durch Oversampling erzielte Verbesserung des SNR. Es handelt sich hier um eine Ergänzung von Gleichung 1 durch einen Term, der vom Oversampling-Verhältnis (Oversampling Ratio, OSR) des Delta-Sigma-ADC abhängig ist:

SNRObergrenze (Oversampling) = –20 × log10 (2 × π × fIN × tJITTER) + 10 × log10 (OSR)
(Gleichung 2)

Um den Unterschied zwischen einem A/D-Wandler mit Oversampling und einem A/D-Wandler ohne Oversampling zu visualisieren, sind die Gleichungen 1 und 2 in Bild 2 als Funktion der Eingangssignalfrequenz und des Jitters aufgetragen. In jedem Diagramm finden sich Kurven für vier verschiedene Taktjitter-Spezifikationen (0,5 ns, 5 ns, 50 ns und 500 ns).

Während in Bild 2a der SNR für einen Oversampling-ADC dargestellt ist, gibt Bild 2b den SNR eines A/D-Wandlers ohne Oversampling wieder.

Bild 2: SNR-Diagramme für Oversampling-ADCs (a) und andere ADCs (b).
Bild 2: SNR-Diagramme für Oversampling-ADCs (a) und andere ADCs (b).
(Bild: TI)

Dank Oversampling weisen die vier Kurven in Bild 2a eine Verbesserung des SNR um 21 dB gegenüber den entsprechenden Kurven in Bild 2b auf. Ein Effekt ist allerdings in beiden Diagrammen erkennbar: Je mehr man die Frequenz des Eingangssignals anhebt und je größer der Takt-Jitter wird, umso mehr verringert sich das Signal-Rauschverhältnis.

In Anwendungen, in denen man einen höheren Signal-Rauschabstand anstrebt, sind deshalb möglicherweise teurere, mehr Strom verbrauchende Taktgeber erforderlich, um den Jitter zu minimieren.

Zum Beispiel kommt im Evaluierungs-Modul (EVM) für den ADS127L01 von Texas Instruments, einem Delta-Sigma-ADC mit 512 kSample/s und einer Auflösung von 24 Bit, der jitterarme Oszillator von Abracon ASEMB-16.000MHZ-XY-T zum Einsatz. Der typische Perioden-Jitter dieses Bausteins ist mit 5 ps deutlich geringer als die in Bild 2 dargestellten Jitter-Spezifikationen. Wenn Sie jedoch die Kosten und die Leistungsfähigkeit jitterarmer Oszillatoren gegeneinander abwägen, kommt schnell die Frage auf, ob diese Wahl notwendig oder schlicht ein Overkill ist.

Um bei der Beantwortung dieser Frage zu helfen, vergleicht Tabelle 1 die im Datenblatt angegebenen Rauschwerte des ADS127L01 in der Stellung „Wideband 1“ des Digitalfilters mit der für einen Takt-Jitter von 5 ps und 500 ps berechneten SNR-Obergrenze. Bei der Berechnung der SNR-Obergrenze wird die Durchlassbandfrequenz des Digitalfilters als „fIN“ angesetzt, um die maximale Eingangsfrequenz wiederzugeben, bei der sich der Takt-Jitter am meisten auswirkt.

Bei tJITTER = 5 ps sind sämtliche berechneten SNR-Werte (grün hinterlegt) größer als die SNR-Angaben im Datenblatt des A/D-Wandlers. Wenn Sie diese Taktquelle verwenden, können Sie davon ausgehen, dass das aus dem Takt-Jitter resultierende Rauschen nicht die dominierende Rauschquelle im System ist.

Im Gegensatz dazu handelt es sich bei den rot hinterlegten Tabelleneinträgen um SNR-Werte, die hinter den SNR-Spezifikationen des A/D-Wandlers zurückbleiben. Diese Werte entstehen bei tJITTER = 500 ps. In diesem Fall schränkt das durch den Takt-Jitter bedingte Rauschen den vom A/D-Wandler erzielbaren Signal-Rauschabstand also ein, wenn die Signalbandbreite vollständig ausgeschöpft wird.

Tabelle 1: ADS127L01 „Wideband 1” Filter-SNR und SNRObergrenze bei einem Takt-Jitter von 5 ps bzw. 500 ps.
Tabelle 1: ADS127L01 „Wideband 1” Filter-SNR und SNRObergrenze bei einem Takt-Jitter von 5 ps bzw. 500 ps.
(Bild: TI)

Eine weitere wichtige Erkenntnis, die sich aus Tabelle 1 und Bild 2 gewinnen lässt, ist die, dass ein Anheben des OSR (was einer Reduzierung der Ausgangs-Datenrate des A/D-Wandlers entspricht) den Signal-Rauschabstand noch weiter verbessert. Allgemein messen Systeme, die geringere Ausgangs-Datenraten unterstützen, Eingangssignale mit niedrigerer Änderungsgeschwindigkeit. Bei diesen Systemen kommt es zu weniger jitterbedingtem Rauschen, da geringfügige Schwankungen der Taktflanken im Prinzip unbemerkt bleiben.

Es gibt noch eine Möglichkeit, das durch den Takt-Jitter hervorgerufene Rauschen zu senken. Man wählt hierzu einen A/D-Wandler wie den ADS131A04, der den Abtasttakt für den Modulator mit einem integrierten Taktteiler erzeugt. Ein solcher Taktteiler wirkt nur auf eine der beiden Flanken des Eingangstakts (meist die steigende Flanke). Er erzeugt damit eine Ausgangs-Taktfrequenz, die nicht mehr als die Hälfte der ursprünglichen Eingangs-Taktfrequenz beträgt.

Da man davon ausgehen kann, dass beide Flanken des Eingangstakts mit einem gewissen Jitter behaftet sind, bewirkt ein Halbieren der Taktfrequenz eine Reduzierung des Ausgangstakt-Jitters. Wenn Sie also den Eingangstakt mehrere Male halbieren, können Sie die Auswirkungen des Jitters auf dem Eingangstakt auf den A/D-Wandler weiter verringern.

Auswirkungen der Takt-Intermodulation

Ein weiterer Weg, auf dem sich Taktquellen auf die Rauscheigenschaften eines A/D-Wandlers auswirken und das Systemrauschen ansteigen lassen, ist die Takt-Intermodulation. So gut wie alle Datenerfassungs-Systeme enthalten mehrere geschaltete Bauelemente, die jeweils ein Taktsignal benötigen. In einigen Fällen weisen diese Taktsignale unterschiedliche Frequenzen auf und werden von separaten Taktquellen abgeleitet.

Wenn diese Taktquellen aber diskret und asynchron sind, können sich Kopplungen zwischen ihnen ergeben, die bestimmte Töne im Frequenzspektrum erzeugen. Geht man von zwei Taktquellen mit den Frequenzen F1 und F2 aus, so entstehen bei der Differenz und der Summe der beiden Grundfrequenzen Intermodulations-Töne, die als Intermodulationsprodukte zweiter Ordnung bezeichnet werden (Bild 3).

Bild 3: Bildung von Intermodulationsprodukten infolge asynchroner Taktquellen.
Bild 3: Bildung von Intermodulationsprodukten infolge asynchroner Taktquellen.
(Bild: TI)

Darüber hinaus entstehen bei den Summen und Differenzen der Grundfrequenzen und anderer Intermodulationsprodukte sowie deren Oberwellen weitere Töne höherer Ordnung. Zwar liegen diese Töne möglicherweise nicht mehr innerhalb der interessierenden Signalbandbreite, sie können aber durch Alias-Effekte in das Durchlassband des A/D-Wandlers gelangen und dynamische Kenndaten wie den Signal-Rauschabstand oder den Gesamt-Oberschwingungsgehalt beeinträchtigen.

Das FFT-Diagramm (Fast-Fourier-Transformation) in Bild 4 verdeutlicht diese Intermodulationseffekte. Bei einem A/D-Wandler mit kurzgeschlossenen Eingängen (d. h. mit einer differenziellen Eingangsspannung von 0 V) wurde der Prozessortakt auf 12 MHz eingestellt, während die Taktfrequenz des ADC-Modulators auf 11,996 MHz abgesenkt wurde, was eine Differenz von 4 kHz ergibt.

Bild 4: Dieses FFT-Diagramm zeigt die Intermodulationstöne bei Vielfachen von 4 kHz.
Bild 4: Dieses FFT-Diagramm zeigt die Intermodulationstöne bei Vielfachen von 4 kHz.
(Bild: TI)

Infolge der Differenz zwischen Prozessor- und ADC-Takt entsteht im Frequenzspektrum bei 4 kHz ein Intermodulationston, zu dem Oberschwingungen bei Vielfachen von 4 kHz hinzukommen. Dies macht deutlich, wie es dazu kommen kann, dass Intermodulationsprodukte direkt in das Durchlassband des A/D-Wandlers fallen und zum Rauschen beitragen.

Um diesem Problem entgegenzuwirken, benutzt man in breitbandigen Anwendungen häufig eine einzige Taktquelle, von der alle übrigen Taktfrequenzen des Systems abgeleitet werden, um diese zu synchronisieren. Eine weitere wirksame Maßnahme besteht darin, die Taktfrequenzen und Abtastraten so zu wählen, dass nur mit geringer Wahrscheinlichkeit Intermodulationsprodukte im interessierenden Signalband entstehen.

Optimales Leiterplatten-Layout für Taktsignale

Beim Erstellen des Leiterplatten-Layouts für eine Taktquelle sollten Sie darauf achten, das Taktsignal möglichst sauber zu halten. Auch wenn es sich um digitale Eingangssignale handelt, sollten Taktsignale wie wichtige analoge Signale behandelt werden.

Die Leiterbahnimpedanzen sind zu minimieren, und die Leiterbahnen sollten nicht in der Nähe von SPI-Signalen (Serial Peripheral Interface) oder anderen Schaltungen mit hohem Rauschaufkommen verlaufen. Außerdem sollten auf der Leiterplatte Vorkehrungen für das Einlöten eines Serienwiderstands und eines Shunt-Kondensators getroffen werden, um Signalreflexionen und Überschwingern entgegenzuwirken. Das Beispiel-Layout in Bild 5 entstammt dem ADS127L01EVM.

Bild 5: Beispiel für ein optimiertes Layout für den Takt.
Bild 5: Beispiel für ein optimiertes Layout für den Takt.
(Bild: TI)

Die rote Linie kennzeichnet den Verlauf der Takt-Leiterbahn von der Quelle bis zum A/D-Wandler (U26, rot markiert). Die Leiterbahn beginnt bei der Taktquelle (Y1), deren Signal dem Clock Fan-Out Buffer U23 zugeführt wird. Beide Bauelemente (blau markiert) sind oben rechts auf der Leiterplatte in Bild 5 erkennbar. Der Clock Fan-Out Buffer erzeugt zwei identische Kopien des ursprünglichen Eingangstakts, von denen eine den A/D-Wandler ansteuert und die andere (über R55) dem Mikrocontroller zugeführt wird.

Auf dem Weg zum A/D-Wandler passiert das Signal einen kleinen 43-Ω-Widerstand (R56), der am Ausgang des Taktpuffers liegt und beim Abschwächen von Reflexionen helfen soll. Die beiden weiteren Taktfrequenzen werden mithilfe zweier D-Flipflops (U24 und U25, in Bild 5 gelb markiert) erzeugt.

Diese beiden Bauelemente halbieren das Ausgangssignal des Taktpuffers, um die Takte für die beiden weiteren Betriebsarten „low power” (LP) und „very low power” (VLP) zu generieren. Alle drei Betriebsarten sind synchron zum ursprünglichen Taktsignal. Die durchgezogene rote Linie in Bild 5 kennzeichnet den Weg des Takts für die Betriebsart „high resolution” (HR).

Im Anschluss an den Jumper durchläuft das selektierte Taktsignal einen weiteren Widerstand (R60) und einen Shunt-Kondensator (C76), bevor es den Takt-Pin des A/D-Wandlers erreicht. Dieser Signalweg wird so kurz und direkt wie möglich gehalten. Die (grün markierten) SPI-Schnittstellensignale werden ebenfalls vom Takteingang ferngehalten, bevor sie an den A/D-Wandler gelangen.

Die optimale Takt-Leistungsfähigkeit beim ADC

Wenn Sie sich an die hier gegebenen Hinweise für das Takt-Layout halten, aber dennoch den Verdacht haben, dass Ihr Taktsignal die Leistungsfähigkeit Ihres A/D-Wandlers beeinträchtigt, können Sie noch die folgenden taktbezogenen Aspekte prüfen:

Qualität des Taktsignals am ADC-Eingang: Wenn das Taktsignal am Takteingangs-Pin des ADC übermäßige Überschwinger und Oszillationen aufweist, müssen Sie möglicherweise die Taktflanken weiter abflachen, indem Sie den kleinen Serienwiderstand und den Shunt-Kondensator (R60 bzw. C76 in Bild 5) entweder einfügen oder in ihren Werten erhöhen. Das Einfügen dieser Bauelemente wirkt sich wie ein Tiefpassfilter auf das Taktsignal aus, während die Grundfrequenz des Takts beibehalten wird.

Möglicherweise weisen die Taktflanken Stufen auf. Die Ursache hierfür sind Reflexionen, die entstehen, wenn sich das Taktsignal entlang der Leiterbahn fortpflanzt und auf einen hochohmigen Eingang trifft. Ein Serienwiderstand hilft diese Taktreflexionen abzuschwächen.

Stromversorgungs-Anschlüsse des ADC: Da der DVDD-Eingang des A/D-Wandlers und die Taktquelle bzw. der Taktpuffer möglicherweise von derselben digitalen Versorgungsspannung versorgt werden, müssen diese Pins auf größere Transienten hin untersucht werden. Diese können von plötzlichen Änderungen des Strombedarfs hervorgerufen werden, und zu ihrer Unterdrückung werden unter Umständen zusätzliche Entkopplungs-Kondensatoren benötigt.

Seien Sie aber sorgfältig bei der Dimensionierung dieser Kondensatoren, denn kleinere Kondensatoren weisen geringere Induktivitäten auf und können den nötigen Strom schneller zur Verfügung stellen, während größere Entkopplungs-Kondensatoren den Großteil der benötigten Ladung speichern und jegliches Rauschen auf der Stromversorgung filtern können. Möglicherweise ist eine Kombination aus Entkopplungs-Kondensatoren beider Größen notwendig, um die digitale Stromversorgung rauscharm und stabil zu halten.

Eine weitere Technik, mit der sich dem Einkoppeln von Transienten in den ADC-Ausgang entgegenwirken lässt, ist das Platzieren einer kleinen Ferritperle zwischen dem digitalen Stromversorgungs-Anschluss des A/D-Wandlers und den Versorgungs-Pins der Taktquelle bzw. des Taktpuffers.

Aufteilen der Massefläche: Wenn es aufgrund der Fläche Ihrer Leiterplatte nicht möglich ist, die Taktschaltungen in großer Distanz zu sensiblen analogen Schaltungen zu platzieren, kann ein partielles Aufteilen der Masse helfen, den Rücklaufweg des Taktstroms zu isolieren. Beide Seiten der Massefläche sollten jedoch möglichst nah am Bauelement angeschlossen werden, damit es zu keinen signifikanten Massepotenzialdifferenzen zwischen dem analogen und dem digitalen Teil des A/D-Wandlers kommt.

Insgesamt dürften die in diesem Artikel beschriebenen Vorgehensweisen dabei helfen, die gängigsten Probleme im Zusammenhang mit der Taktung zu vermeiden und dafür zu sorgen, dass Ihre Taktquelle nicht die stärkste Rauschursache in Ihrer Signalkette ist.

Im zehnten Teil der Artikelserie „Analogsignale aufgedröselt“ wird es darum gehen, welche Auswirkungen Stromversorgungen auf Präzisions- A/D-Wandler haben.

* Bryan Lizon arbeitet als Product Marketing Engineer bei Texas Instruments in Dallas / USA.

* Ryan Andrews ist Applikationsingenieur Präzisionsdatenwander (ADC) bei Texas Instruments in Dallas / USA.

(ID:46645351)