RSS

Stromversorgungsdomänen in schnellen A/D-Wandlern

| Autor / Redakteur: Umesh Jayamohan* / Richard Oed

Schnelle A/D-Wandler: Welchen Einfluss haben geringere Strukturbreiten auf das Verhalten von HF-ADCs?
Schnelle A/D-Wandler: Welchen Einfluss haben geringere Strukturbreiten auf das Verhalten von HF-ADCs? (Bild: Analog Devices)

Frage: Warum gibt es all diese unterschiedlichen Spannungsbereiche und Stromversorgungsdomänen für Hochgeschwindigkeits-A/D-Wandler? Antwort: Moderne Analog/Digital-Wandler im Hochfrequenzbereich (HF-ADCs) haben eine lange Entwicklung bezüglich Abtastraten, aber auch nutzbarer Bandbreiten hinter sich. Sie enthalten jetzt wesentlich mehr digitale Signalverarbeitungsfunktionen und weisen bei der Stromversorgung eine höhere Komplexität auf.

Um die Zunahme von Leistungsdomänen und Stromversorgungen zu verstehen, müssen wir eine Zeitreise durch die Entwicklung der A/D-Wandler machen. In den Anfangszeiten, als ein A/D-Wandler nur ein A/D-Wandler war, waren die Abtastraten geringer – sie lagen im Bereich von einigen 10 MHz – und der digitale Anteil war klein oder gar nicht vorhanden. Der Digitalteil der Schaltung diente hauptsächlich dazu, herauszufinden, wie die Bits zur digitalen Empfangslogik übertragen werden können– entweder zu einem applikationsspezifischen integrierten Schaltkreis (ASIC) oder einem feldprogrammierbaren Gate-Array (FPGA).

Der damals verwendete Prozess zur Fertigung dieser Schaltungen wies gegenüber dem Standard mit 180 nm oder darüber größere Strukturbreiten auf. Man konnte eine adäquate Leistung mit einer einzigen Versorgungsspannung (1,8 V) und zwei unterschiedlichen Domänen (AVDD und DVDD) für den analogen beziehungsweise digitalen Teil erzielen. Durch die fortschreitende Verbesserung der Siliziumtechnik verkleinerten sich die Geometrien, was bedeutete, dass man mehr Transistoren (und damit Funktionen) auf die gleiche Fläche pro mm² packen konnte. Es wurde jedoch nach wie vor erwartet, dass neue A/D-Wandler mindestens eine gleiche (oder bessere) Leistung als ihre Vorgängergenerationen besitzen.Heute ist die Entwicklung von A/D-Wandlern eine vielschichtige Angelegenheit, bei der gilt,

  • dass die Abtastgeschwindigkeiten und analogen Bandbreiten kontinuierlich verbessert werden,
  • dass die Leistung mindestens gleich oder besser als die der Vorgängergeneration sein muss, und
  • mehr digitale Signalverarbeitung auf dem Chip stattfindet, um die digitale Empfangslogik zu unterstützen

Lassen Sie uns im Folgenden jede dieser Eigenschaften ausführlicher besprechen und darüber diskutieren, welche Herausforderungen sie an die Schaltungsentwickler stellen.

Die Notwendigkeit für höhere Geschwindigkeiten

In der CMOS-Technik ist die gängigste Methode, um schneller zu werden, kleinere Transistorgeometrien zu verwenden.. Der Einsatz kleinerer CMOS-Transistoren führt zu reduzierten parasitären Effekten und damit zu schnelleren Transistoren. Diese bedeuten wiederum größere Bandbreiten. Der Leistungsbedarf in digitalen Schaltungen steht in direktem Verhältnis zur Schaltgeschwindigkeit, aber in quadratischer Abhängigkeit von der Versorgungsspannung. Dies wird durch die Gleichung 1 veranschaulicht.

Dabei bezeichnet P die Verlustleistung, CLD die Kapazität des Verbrauchers, U die Versorgungsspannung und fSW die Schaltgeschwindigkeit.

Der Übergang auf kleinere Geometrien ermöglicht es den Schaltungsentwicklern, schnellere Schaltungen zu implementieren und dabei den Leistungsbedarf pro Transistor und MHz der Vorgängergeneration beizubehalten. Als Beispiele können der AD9680 und der AD9695 dienen, die in der 65-nm- bzw. 28-nm-CMOS-Technologie entwickelt wurden. Bei 1,25 GSample/s und 1,3 GSample/s verbraucht der AD9680 3,7 W und der AD9695 1,6 W.

Dies zeigt, dass bei gleicher Architektur, die Schaltung im 28-nm-Prozess mehr oder weniger nur die Hälfte der Leistung benötigt als bei einem 65-nm-Prozess. Umgekehrt bedeutet das, dass der 28-nm-Wandler doppelt so schnell betrieben werden könnte und dabei die gleiche Leistung aufnehmen würde, wie der Wandler im 65-nm-Prozess.

Leistungsreserven sind alles

Während das Abtasten größerer Bandbreiten den Übergang auf kleinere Geometrien notwendig machte, blieben die Anforderungen an die charakteristischen Parameter der Wandlung – wie Rauschen und Linearität – davon unberührt. Das stellt Analog-Entwickler vor große Herausforderungen.

Ein unbeabsichtigter Nebeneffekt des Übergangs auf kleinere Geometrien sind niedrigere Versorgungsspannungen. Dies verringert deutlich die verfügbare Spannungsdifferenz, die zur Entwicklung von analogen Schaltungen nötig ist, um bei hohen Abtastraten arbeiten und dabei ein gleich gutes Rausch- und Linearitätsverhalten zu behalten.

Um diese Einschränkung zu umgehen, wird die Schaltung mit unterschiedlichen Versorgungsspannungen entwickelt, um das gewünschte Rausch- und Linearitätsverhalten zu erzielen. Im AD9208 versorgt die 0,975-V-Spannung beispielsweise. diejenigen Teile, die schnell schalten müssen. Dies sind die Komparatoren und weitere Hilfsschaltungen sowie die Digital- und Treiberausgänge. Die 1,9-V-Spannung speist die Referenz und weitere Bias-Schaltungen. Der Buffer wird mit 2,5 V betrieben, kann aber auch mit 1,9 V arbeiten.

Das Verringern der Versorgungsspannung führt zwangsläufig zu einem schlechteren linearen Verhalten. Bei digitalen Schaltungen gibt es keine Notwendigkeit für eine Leistungsreserve, da hier der wichtigste Parameter die Geschwindigkeit ist. Deshalb arbeiten die digitalen Schaltungen mit der kleinsten Versorgungsspannung, um die Vorteile der CMOS-Schaltgeschwindigkeit und -Verlustleistung auszuschöpfen. Dies zeigt sich bei modernen A/D-Wandlern, deren kleinste Versorgungsspannung nur 0,975 V beträgt. Tabelle 1 zeigt einige gängige A/D-Wandler mehrerer Generationen.

Isolation ist der Schlüssel

Mit dem Übergang auf die Deep-Submicron-Technologie und zu Hochgeschwindigkeitsschaltkreisen ist auch die Anzahl der integrierten Funktionen gestiegen. Beispiele dafür sind der AD9467 und AD9208. Der AD9467 benutzt einen 180-nm-BiCMOS-Prozess, der AD9208 einen 28-nm-CMOS-Prozess. Zugegeben, der AD9467 besitzt eine Rauschdichte von ungefähr -157 dBFS/Hz, während der AD9208 eine Rauschdichte von etwa -152 dBFS/Hz aufweist. Schaut man jedoch in das Datenblatt, nimmt die Gesamtleistung (pro Kanal) und teilt sie durch die Auflösung und Abtastrate, dann erkennt man, dass der AD9467 rund 330 µW pro Bit und MSample/s verbraucht, der AD9208 hingegen nur 40 µW pro Bit und MSample/s.

Verglichen mit dem AD9467 verfügt der AD9208 über eine deutlich höhere Abtastrate (3 GSample/s gegenüber 250 MSample/s), eine wesentlich höhere Eingangsbandbreite (9 GHz im Vergleich zu 0,9 GHz) und viel mehr integrierte digitale Funktionen. Dabei verbraucht der AD9208 nur rund 1/8 der Leistung pro Bit und MSample/s. Die Leistungsmessung pro Bit und MSample/s ist zwar kein Industriestandard, wird hier aber benutzt, um die Vorteile des Einsatzes kleinerer Prozessgeometrien bei der Entwicklung von A/D-Wandlern zu zeigen.

Werden extrem schnelle Schaltungen in direkter Nachbarschaft betrieben, besteht immer das Risiko des Einkoppelns von Störungen oder des Übersprechens zwischen zwei Schaltungsblöcken. Um die Trennung zu verbessern, muss der Entwickler die unterschiedlichen Einkoppelmechanismen berücksichtigen. Der offensichtlichste Mechanismus wäre eine gemeinsame Stromversorgungsdomäne.

Sind die Domänen so weit wie möglich von den Schaltungen entfernt, minimiert sich die Wahrscheinlichkeit des Übersprechens der digitalen Schaltungen auf ihre analogen Gegenstücke, die sich die gleiche Spannungsversorgung teilen (0,975 V im Fall des AD9208). Auf dem Silizium sind die Versorgungen bereits getrennt, ebenso die Massen. Das Gehäuse ist so gestaltet, dass es diese Isolierung der Versorgungsdomänen weiterführt. Dies resultiert in einem Gehäuse, das mehrere Versorgungsdomänen und Spannungspegeln besitzt, wie Tabelle 2 am Beispiel des AD9208 gezeigt. Ein Pin-Diagramm, das die verschiedenen Spannungsdomänen des AD9208 zeigt, ist in Bild 1 dargestellt.

Dies könnte eine Quelle beträchtlicher Probleme für einen Systementwickler sein, denn das Datenblatt erweckt auf den ersten Blick den Eindruck, dass diese Domänen separat zu behandeln sind, um die Leistung des Systems zu optimieren.

Ist kein Ende in Sicht?

Die Situation ist jedoch nicht so schlimm, wie es scheint. Das Ziel des Datenblatts ist es, die Aufmerksamkeit auf die unterschiedlich empfindlichen Domänen zu lenken, damit der Systementwickler sich auf das Power-Delivery-Network-(PDN-)Design konzentrieren und dieses entsprechend partitionieren kann. Die meisten Versorgungs- und Massedomänen mit gleicher Versorgung können kombiniert werden, was die Stückliste verkleinert und das Layout vereinfacht. Abhängig von Design-Einschränkungen sind in den Bildern 2 und 3 zwei solche Methoden zur Entwicklung des PDN für den AD9208 gezeigt.

Mit entsprechender Filterung und Trennung im Layout können die unterschiedlichen Domänen so ausgelegt werden, dass die Leistung des A/D-Wandlers maximiert und gleichzeitig die Stückliste reduziert und die Komplexität des PDN verringert wird. Ein Kelvin-Kontakt für die Massedomänen resultiert ebenfalls in einer verbesserten galvanischen Isolation. Aus Netzlistensicht existiert nur noch ein GND-Netzwerk.

Bild 4 zeigt einen Schnitt durch die zehnlagige PLeiterplatte das AD9208-3000EBZ, dem Evaluation-Board des AD9208. Die Baugruppe ist in unterschiedliche Massedomänen aufgeteilt, um die Kelvin-Verbindung auf Layer 9 zu realisieren. In dem Bild sind auch die unterschiedlichen GND-Verbindungen zu sehen.

Das ist jetzt aber nicht der Weltuntergang, oder?

Absolut nicht! Dass das Datenblatt des AD9208 alle diese Domänen auflistet, bedeutet nicht, dass sie alle auf der Systembaugruppe getrennt werden müssen. Die Leistungsziele des Systems und A/D-Wandlers zu kennen, vereinfacht die Optimierung des PDN für den A/D-Wandler.

Der Einsatz einer klugen Aufteilung auf der Baugruppe im Hinblick auf unnötige Masseschleifen ist der Schlüssel zur Beschränkung des Übersprechens zwischen unterschiedlichen Domänen auf ein Minimum. Die gemeinsame Nutzung von Versorgungsdomänen, soweit möglich, führt unter Berücksichtigung der Isolationsanforderungen zu einem vereinfachten PDN und zu einer vereinfachten Stückliste.

* Umesh Jayamohan ist Applikationsingenieur in der High Speed Converter Group von Analog Devices in Greensboro / U.S.A.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 45833454 / Datenwandler)