Suchen

Power-Tipps von TI, Teil 39 Stromversorgung für DDR-Speicher

| Autor / Redakteur: Robert Kollmann * / Johann Wiesböck

Die Verlustleistung in CMOS-Logiksystemen steht hauptsächlich mit der Taktfrequenz, der Eingangskapazität der verschiedenen Gatter innerhalb des Systems und der Versorgungsspannung in Zusammenhang. Da die Größe der integrierten Transistoren und damit die Versorgungsspannung reduziert wurden, konnten bei der Senkung der Verlustleistung auf Gatterebene signifikante Steigerungen erreicht werden.

Power-Tipps von TI, Teil 39
Power-Tipps von TI, Teil 39
(Bild: Texas Instruments)

Die Verlustleistung in CMOS-Logiksystemen steht hauptsächlich mit der Taktfrequenz, der Eingangskapazität der verschiedenen Gatter innerhalb des Systems und der Versorgungsspannung in Zusammenhang. Da die Größe der integrierten Transistoren und damit die Versorgungsspannung reduziert wurden, konnten bei der Senkung der Verlustleistung auf Gatterebene signifikante Steigerungen erreicht werden. Durch diese reduzierten Verlustleistungen und schnelleren Betrieb der integrierten Transistoren mit niedrigerer Spannung konnten die Taktfrequenzen in den Gigahertzbereich angehoben werden. Bei diesen sehr hohen Taktfrequenzen sorgen geregelte Widerstände, korrekt terminierte Busse und minimale Kreuzkopplung für ein präzises Taktsignal. Ursprünglich waren Logiksysteme so gestaltet, dass Daten nur auf einer Flanke des Taktsignals getaktet wurden, während beim DDR-Speicher mit doppelter Datenrate auf der aufsteigenden und abfallenden Flanke des Taktsignals Daten getaktet werden. Dadurch wird der Datendurchsatz verdoppelt und die Verlustleistung des Systems leicht angehoben.

Die erhöhten Datenraten machen es erforderlich, dass das Taktverteilungsnetzwerk sorgfältig gestaltet wird, um Überschwingen und Reflektionen zu minimieren, wodurch Logikschaltungen versehentlich getaktet werden können.

Bild 1: VTT Terminierungsspannungen reduzieren die Terminierungsleistung um die Hälfte.
Bild 1: VTT Terminierungsspannungen reduzieren die Terminierungsleistung um die Hälfte.
(Bild: Texas Instruments)

In Bild 1 werden zwei mögliche Busterminierungsschaltungen vorgestellt. Im ersten Schaltplan (A) sind die Busterminierungswiderstände am Ende des Verteilungsnetzwerks positioniert und mit der Masse verbunden. Wenn sich der Bustreiber im Low-Zustand befindet, weisen die Widerstände einen Verlust von null auf. Im High-Zustand haben die Widerstände eine Verlustleistung, die der Versorgungsspannung (VDD) im Quadrat geteilt durch den Buswiderstand (Quellimpedanz plus Terminierungswiderstand) entspricht. Der durchschnittliche Verlust entspricht dem Quadrat der Versorgungsspannung geteilt durch den zweifachen Buswiderstand.

Im zweiten Schaltplan (B) ist der Terminierungswiderstand an eine Versorgungsspannung (VTT) angeschlossen, die der Hälfte der VDD-Spannung entspricht. Die Verlustleistung im Widerstand ist dann unabhängig von der Versorgungsspannung konstant und entspricht dem Quadrat von VTT (oder [Vdd/2]) geteilt durch den Terminierungswiderstand. Dies führt im Vergleich zum ersten Ansatz zu Energieeinsparungen von 50 Prozent. Allerdings wird ein zusätzliches Netzteil benötigt. Die Anforderungen an dieses Netzteil sind jedoch etwas besonders. Erstens muss dessen Ausgang der Hälfte der Treiberspannung (VDD) entsprechen. Zweitens muss es sowohl Stromquelle als auch Stromsenke sein. Wenn die Treiberausgangsspannung niedrig ist, fließt Strom von dem VTT-Netzteil. Wenn die Treiberspannung jedoch hoch ist, fließt Strom in das Netzteil. Schließlich muss das Netzteil mit Änderung der Systemdaten in verschiedene Modi übergehen können und eine geringe Quellimpedanz bis zu fast der Taktrate des Systems besitzen.

Die Spitzenleistung ist relativ einfach zu bestimmen aus den Terminierungswiderständen, der Taktfrequenz und der Kapazitäten innerhalb des Systems. Die Durchschnittsleistung ist schwerer zu schätzen und kann um ein Vielfaches geringer als ein Zehntel der Spitzenleistung sein. Sie müssen diese Dinge berücksichtigen, da das System dynamisch ist und keine feste Taktrate hat. Daten werden nicht in jedem Zyklus getaktet und es gibt Schaltelemente mit drei Zuständen (Tri-State). Der Durchschnittsstrom ist eine wichtige Zahl, die mit Systemmessungen zu überprüfen ist, da sie für die Festlegung der geeigneten Netzteil-Topologie wichtig sein kann. Sie wägen z.B. zwischen der geringen Verlustleistung eines Schaltnetzteils mit den geringen Kosten und der geringen Größe eines linearen Reglers ab.

Tabelle 1: Der lineare Ansatz ist platzsparender und kostengünstiger, ist jedoch nicht so effizient wie ein Schaltregler.
Tabelle 1: Der lineare Ansatz ist platzsparender und kostengünstiger, ist jedoch nicht so effizient wie ein Schaltregler.
(Bild: Texas Instruments)

Tabelle 1 zeigt den Vergleich von Komponentenanzahl, Flächenbedarf, Verlustleistung und Kosten für einen Schaltregler und einen linearen Regler. Dies gilt für Regler mit einem Ausgang von 3 Ampere Spitzenstrom. Interessant ist, dass die Verlustleistung schwer zu handhaben ist, wenn der Spitzenstrom die gesamte Zeit vorliegt. Die Ermittlung des Gleichspannungsstroms wird die Wahl beeinflussen. In allen anderen Aspekten wird der lineare Regler eindeutig bevorzugt.

Eine gewichtige Herausforderung bei einem Netzteil für DDR-Speicher ist die Regelung der Ausgangsspannung bei extremen Laständerungen. Wie in Tabelle 1 gezeigt wird, verfügt der lineare Ansatz über eine viel breitere Regelbandbreite als der Schaltregler. Daher verwendet er viel kleinere Kondensatoren zur Regelung des Ausgangswiderstands. Zur Regelung des Ausgangs auf einen Bereich von 40 mV bei einer Last von 3 A muss der Ausgangswiderstand bei der Durchtrittsfrequenz z. B. unter 0,013 Ohm liegen, was etwa einer Kapazität von 10 uF entspricht. Ein Schaltregler mit einem linearen Regelkreis, der bei 50 kHz geschlossen wird, benötigt über 200 uF Kapazität, was zu weiteren Kosten und mehr Platzbedarf auf der Platine führt (siehe Power-Tipp, Teil 10).

Zusammenfassend lässt sich sagen, dass DDR-Speicher die Systemgeschwindigkeit verbessern, indem Daten auf beiden Flanken des Taktsignals getaktet werden, was zu einem erhöhten Durchsatz führt. Es werden Terminierungswiderstände benötigt, um Spannungsreflektionen aufgrund des Hochfrequenzbetriebs zu reduzieren. Verluste bei der Terminierung können minimiert werden, indem ein Ende an eine Spannung angeschlossen wird, die der Hälfte der Versorgungsspannung entspricht. Diese Spannungsversorgung muss Stromquelle und -senke sein können und eine hohe Durchtrittsfrequenz besitzen, damit die Kondensatoranforderungen minimiert werden. Ein linearer Regler zur Terminierung des Netzteils kann Geld und Platz sparen, wenn die erhöhte Verlustleistung akzeptabel ist.

Lesen Sie auch den nächsten Power-Tipp, in dem wir uns mit einfachen FET-Gatetreiber-Schaltkreisen beschäftigen.

Weitere Informationen zu dieser und anderen Stromlösungen finden Sie unter www.ti.com/power-ca.

* * Robert Kollmann ist Senior Applications Manager und Distinguished Member of Technical Staff bei Texas Instruments

(ID:34365170)