Tanner EDA hat die Version 15.23 seiner Toolsuite HiPer Silicon heraus gebracht. Die Erweiterung um HiPer Simulation AFS in der Version 15.23 bietet Entwicklern zusätzliche Möglichkeiten nach der Schaltplaneingabe mit zwei verschiedenen Analogsimulatoren den Chip zu testen.

Die Version 15.23 beinhaltet mit Tanner Analog FastSPICE (T-AFS) eine Kombination der Berkeley Design Automation Analog FastSPICE Plattform mit der Schaltplaneingabe S-Edit und dem Wellenform-Analysetool W-Edit von Tanner. Bei HiPer Simulation AFS ermöglichen zwei SPICE-Simulatoren eine hohe Leistung auch bei großen Netzlisten. T-SPICE bietet eine schnelle und genaue Analyse während T-AFS große Schaltungsteile fünf bis zehnmal schneller simuliert als traditionelle SPICE-Simulatoren. Anwender können den T-AFS Simulator unmittelbar über S-Edit aufrufen und erhalten so die bei Nanometerdesigns erforderliche  hohe Geschwindigkeit bei gleichbleibender Genauigkeit. Die Resultate der Simulation werden automatisch in W-Edit dargestellt und ermöglichen damit ein interaktives Auswerten, Messen und Analysieren.

Die neue Version von T-Spice beinhaltet jetzt auch ein HiSIM-HV Modell. Durch die Integration von T-AFS ist nun auch die transiente Rauschanalyse möglich, die z.B. bei Sigma-Delta A/D-Wandlern notwendig ist.

Durch die T-AFS Features in Version 15.23 bietet Tanner wohl das schnellste, effektivste und stabilste Front-End Paket für analoges Design auf dem Markt. Nutzer können komplexe analoge und HF-Schaltungen mit Nanometer-Genauigkeit (sagt Tanner-Marketing-Chef John Zuk) verifizieren.

Zum Datenblatt über T-AFS. Tanner EDA bietet einem kostenlosen 30-Tage Test an. Was das Tool kostet, war aud die Schnelle nicht herauszufinden.