EP Basics: Datenwandler ADC und DAC – das müssen Sie wissen

Datenwandler verbinden die analoge und die digitale Welt miteinander. Wir stellen die Architektur von Datenwandlern vor, erläutern ihre Funktionsweise und erklären die wichtigsten Begriffe, auf die Entwickler bei der Auswahl eines Wandlers achten sollten.

Die Welt um uns herum ist analog. Temperatur, Luftfeuchtigkeit und Luftdruck werden analog gemessen. Um diese Messwerte zu verarbeiten, müssen wir sie in digitale Daten umwandeln und umgekehrt. Dafür gibt es Analog-Digital-Wandler (A/D-Wandler; ADC) und Digital-Analog-Wandler (D/A-Wandler; DAC).

Bild 1 zeigt ein Blockdiagramm einer industriellen Prozesssteuerung, die mit einem A/D-Wandler und einem D/A-Wandler arbeitet. An den Ein- und Ausgängen der Datenwandler werden die Signale aufbereitet.

Bildergalerie

Bildergalerie mit 11 Bildern

Bei der Signalkonditionierung werden z. B. Tiefpassfilter am Eingang des A/D-Wandlers eingesetzt, um hochfrequente Signalartefakte aus den Analogsignalen herauszufiltern, die die Umwandlungsgenauigkeit des ADCs beeinträchtigen.

Andere Komponenten zur Signalkonditionierung begrenzen den Eingangssignalbereich des erfassten Analogsignals, damit der A/D-Wandler nicht beschädigt wird. Eine Isolationsschaltung kann eingesetzt werden, um die Sensoren galvanisch vom ADC oder DAC zu trennen.

Bei mehreren analogen Sensoren wird der Eingang zum A/D-Wandler gemultiplext. Dies ermöglicht einen kostengünstigen Regelkreis. Dafür ist häufig ein programmierbarer Verstärker erforderlich, der die verschiedenen analogen Eingangsbereiche der verschiedenen Sensoren verarbeitet (Bild 2).

A/D- und D/A-Wandler können mit diskreten Komponenten aufgebaut werden. Die schnellste und platzsparendste Variante ist jedoch ein integrierter Schaltkreis (IC), der in der Regel einen A/D- oder D/A-Wandler, einen Multiplexer und einige Komponenten zur Signalaufbereitung beinhaltet.

ADC: Grundlagen der analogen Wandlung

Die Datenwandlung im ADC beruht auf zwei grundlegenden Prozessen: der Abtastung und der Quantisierung. Die Abtastung erfolgt kontinuierlich in einem Zeitbereich und ist entscheidend dafür, wie genau das digitale Ausgangssignal das analoge Eingangssignal wiedergibt.

Bei analogen Signalen, die sich langsam ändern, ist eine niedrige Abtastrate ausreichend. Bei einem Eingangssignal, das sich schnell ändert, ist eine höhere Abtastrate erforderlich (Bild 3). Die Abtastrate wird in der Regel als die Anzahl der Abtastungen pro Sekunde (Sample/s) angegeben.

In Bild 3 ändert sich das analoge Eingangssignal auf der rechten Seite wesentlich schneller als die Abtastrate. Das führt zu Einbußen bei der Genauigkeit.

Die Quantisierung bestimmt den analogen Wert für jedes digitale Bit. Die Auflösung ist die zweite grundlegende Größe bei der Auswahl eines A/D-Wandlers. Ein 8-Bit-ADC kann das Eingangssignal zum Beispiel in 256 Stufen darstellen; ein 16-Bit-ADC erhöht die Auflösung auf 65.536 Stufen, sodass jedes digitale Bit im Vergleich zu einem 8-Bit-ADC 256 analoge Werte darstellt. Generell bestimmt der konkrete Anwendungsfall die Auswahlkriterien für die Auflösung und die Abtastrate des A/D-Wandlers (Bild 4).

DAC: Grundlagen der digitalen Wandlung

Die gleichen Prinzipien der Abtastung und Quantisierung gelten auch für die Digital-Analog-Wandlung. Jeder quantisierte Wert wird aus einem binären Digital-Code erzeugt. Beim einfachsten D/A-Wandler wird ein binär gewichtetes Ausgangssignal mit einem Spannungsteiler aus hochpräzisen Widerständen erzeugt (Bild 5). Diese Architektur wird als String-DAC bezeichnet.

Datenwandler: Diese Begriffe sollten Sie kennen

Neben der bereits erwähnten Abtastrate und Quantisierung gibt es einige weitere Begriffe, die bei der Auswahl von A/D- und D/A-Wandlern eine Rolle spielen.

Auflösung: Die Quantisierung bestimmt die Auflösung eines DAC/ADC und lässt sich am besten als der analoge Wert eines digitalen Bits veranschaulichen. Angenommen, wir messen eine Spannung mit einem maximalen Wert von 5 V DC. Bei einem 8-Bit-ADC entspricht das niederwertigste Bit (Least Significant Bit, LSB) 19,5 mV (5/256). Ein 16-Bit-ADC würde im Vergleich dazu ein LSB von 76 µV (5/65.535) aufweisen.

Integrale Nichtlinearität (INL): Dieser Fehler gibt an, wie stark die Linearität des Wandlers von einer geraden Linie durch den Bereich von Null bis zum Skalenendwert abweicht. Ein guter INL-Wert zeigt an, dass der Wandler z. B. eine digitale Sinuswelle in eine getreue analoge Darstellung umwandeln kann (Bild 7).

Gain-Fehler: Ein Gain-Fehler gibt an, wie genau die Steigung der Übertragungsfunktion die ideale Übertragungskurve wiedergibt (Bild 7).

Differentielle Nichtlinearität (DNL): Die DNL gibt die Differenz zwischen den einzelnen digitalen Schritten an. Ein guter DNL-Wert bedeutet eine gute Auflösung mit gleichmäßigen digitalen Schritten (Bild 8).

Offset-Fehler: Der Offset-Fehler wird auch als Null-Skalen-Fehler bezeichnet und gibt an, wie gut die Übertragungsfunktion eines A/D- oder D/A-Wandlers mit der idealen Übertragungscharakteristik übereinstimmt. Bei einem D/A-Wandler tritt ein Offset-Fehler auf, wenn alle digitalen Eingänge Null sind und ein analoger Ausgang auftritt. Bei einem A/D-Wandler sollten alle digitalen Ausgänge gleich Null sein, wenn der analoge Eingang Null ist.

ADC und DAC: Gängige Wandlerarchitekturen

Jede A/D-Wandler-Architektur hat bestimmte Eigenschaften, durch die sie sich für bestimmte Anwendungsfälle besonders eignet. Die wichtigsten Faktoren sind Kosten (Einfachheit des Designs), Auflösung und Linearität.

Ein Flash-Wandler verwendet ein paralleles Array getakteter Komparatoren, um ein analoges Signal in den digitalen Bereich zu wandeln. Jeder Komparator wird mit dem Eingangssignal und einem bestimmten Anteil einer Referenzspannung aus einem Widerstandsteiler gespeist (Bild 8). Bei einer Flash-Architektur erfolgt die Umwandlung innerhalb eines Taktzyklus. Allerdings sind für einen 8-Bit-ADC acht Komparatoren erforderlich, was auch eine hohe Eingangskapazität zur Folge hat.

Bei einem Pipeline-Wandler wird der Wandlungsprozess in der Regel in zwei Stufen unterteilt, die jeweils aus einem Abtast- und Haltevorgang, einem DAC und einem ADC bestehen. Zu Beginn eines Wandlungszyklus wird der erste Abtastwert zum höchstwertigen Bit (Most Significant Bit, MSB), das dann zurückgeführt und vom Eingangssignal subtrahiert wird, wobei der Rest abgetastet wird. Dieser Prozess wird für jedes Bit von MSB bis LSB fortgesetzt.

Diese Architektur ist nicht so schnell wie ein Flash-Wandler, aber sie kann einen großen dynamischen Bereich von Eingangssignalen verarbeiten und erzielt eine hohe Auflösung. Allerdings führt der Pipeline-Prozess zu einer hohen Latenzzeit bei der Wandlung, die für manche Anwendungen nicht geeignet ist.

Bei der SAR-Architektur (Successive Approximation Register) wird das Eingangssignal mit einer bekannten Referenzspannung verglichen (Bild 10). Für jedes digitale Bit, von MSB bis LSB, werden weitere Vergleiche mit immer kleineren Referenzspannungen durchgeführt. Jedes Bit wird gesetzt, wenn das analoge Eingangssignal größer als die Referenzspannung ist. Ist dies nicht der Fall, bleibt das Bit auf Null und wird mit dem nächsten Bit fortgesetzt.

Ein SAR-ADC bietet den Vorteil, dass keine Pipeline-Verzögerung auftritt und die Chipgröße recht kompakt bleibt, da nur ein Komparator erforderlich ist. Die Genauigkeit hängt jedoch von der Linearität des D/A-Wandlers und dem Rauschen des Komparators ab.

Bei einem Sigma-Delta-Wandler (auch Delta-Sigma-Wandler) werden ein Integrator, ein Komparator und ein Ein-Bit-DAC verwendet, um daraus einen Sigma-Delta-Modulator zu erstellen (Bild 11). Der Modulator subtrahiert einen Wert vom DAC und leitet das Ergebnis an den Integrator weiter.

Der Komparator nimmt den Ausgang des Integrators und wandelt ihn in einen digitalen Ein-Bit-Ausgang um, der an den Eingang zurückgegeben wird. Diese Architektur liefert eine hohe Auflösung und arbeitet mit einer schnellen „Oversampling“-Rate.

Bei D/A-Wandlern ist neben der weiter vorne beschriebenen String-Architektur ein R2R-DAC eine beliebte Architektur (Bild 12). Der R2R-Wandler vereinfacht die beim String-DAC auftretende Problematik der Widerstandsanpassung, da nur zwei Widerstandswerte in einem Verhältnis von 2:1 nötig sind. Die Architektur eignet sich für Konfigurationen mit Spannungs- oder Stromausgang.

In einem R2R-DAC im Spannungsmodus werden die Widerstände zwischen einer Referenzspannung und Masse geschaltet. Jede Widerstandskette liefert eine binär skalierte Ausgangsspannung. Dabei wird der summierte Wert zum Analogausgang.

Alle bisher beschriebenen DAC-Architekturen verwenden eine feste Referenzspannung und eine feste Verstärkung. Der multiplizierende DAC (MDAC) bietet jedoch eine digital variable Verstärkung für ein analoges Signal mit großem Dynamikbereich. Diese Wandler verwenden eine R2R-Kette und einen programmierbaren Operationsverstärker. Dadurch kann der MDAC als DAC-basierter Abschwächer oder Verstärker fungieren und eignet sich besonders für AC- oder DC-Signale mit hoher Bandbreite.

Welcher Datenwandler für welche Applikation geeignet ist

Die Serie ADC354x von Texas Instruments umfasst rauscharme 14-Bit-Hochgeschwindigkeits-A/D-Wandler mit extrem niedrigem Stromverbrauch, die Raten bis zu 65 MSample/s erreichen. Mit einer Latenz von einem Taktzyklus, einer Eingangsbandbreite von 900 MHz, einer INL von +/- 0,6 LSB und einer DNL von +/- 0,1 LSB eignen sich die Wandler für zahlreiche Anwendungen mit geringem Stromverbrauch, wie z. B. Software-definierte Funktechnologien, Wärmebildtechnik und Instrumentierung.

Ein Beispiel für einen SAR-basierten ADC ist die Serie AD7380/AD7381 von Analog Devices, die 16- oder 14-Bit-Wandler mit Abtastraten von 4 MSample/s und doppelter Abtastung umfasst. Durch Differenzeingänge, einen INL von 1 LSB (14-Bit) und einen breiten Gleichtakt-Eingangsspannungsbereich eignen sich die Wandler für Motorsteuerungen, Datenerfassungssysteme und Sonaranwendungen. Das Evaluierungsboard EVAL-AD7380FMCZ/EVAL-AD7381FMCZ unterstützt das Prototyping mit mehreren Kanälen und gleichzeitiger Abtastung.

Ein Beispiel für einen D/A-Wandler ist der MAX22007 von Analog Devices/Maxim Integrated. Dieser Vierkanal-IC mit Analogausgang eignet sich für verschiedene Anwendungen in der Industrie- und der Gebäudeautomatisierung. Er lässt sich für Spannungs- oder Stromausgänge konfigurieren, wobei jeder Kanal eine lineare Ausgangsspannung von 0 bis 10,5 V oder einen linearen Strom von 0 bis 21 mA liefern kann.

Der DACx3401-Q1 von Texas Instruments ist ein kompakter D/A-Wandler im 8-Pin-WSON-Gehäuse mit Automotive-Zulassung. Die Bausteine sind in 8-Bit- oder 10-Bit-Varianten erhältlich und bieten eine Linearität von 1 LSB INL und DNL, einen weiten Betriebsspannungsbereich (1,8 bis 5,5 V DC) und einen geringen Stromverbrauch (0,36 mW @ 1,8 V). (kr)

* Mark Patrick arbeitet im Technischen Marketing EMEA bei Mouser Electronics in Priors Marston / UK.

(ID:49481421)